NVIDIA 公布 Vera CPU 存储基准：CRC32C 校验吞吐为 x86 的 3.67 倍，加密 1.43 倍 NEWS DETAIL

在智能体 AI 工作流里，存储不再是后台仓库，而是活跃环节。智能体检索企业知识、访问持久记忆、复用键值缓存、执行工具、生成新结果，这些动作都要求存储持续供给并保存数据。每个智能体步骤都可能触发多次存储操作，而这些操作会在成千上万并发智能体之间重复，上下文窗口还在不断变大。

麻烦在于，推理跑在 GPU 上，但智能体进程、工具调用、数据管理任务以及支撑它们的存储服务跑在 CPU 上。写入时存储要压缩、加密、计算校验和与冗余；读取时要校验、解密、解压或重建，然后才能把数据交给应用。这些功能是 AI 系统安全性与韧性的基础，同时也都在数据路径上——一个环节变慢就会拖慢整体数据流。用传统 CPU 扩容意味着更多核心、功耗与散热，成本上升但性能仍取决于最慢的一步；SSD 与网络再快，如果负责加密、保护与准备数据的处理器跟不上，也发挥不出应有带宽。

NVIDIA 的答案是让 Vera CPU 直接进入存储数据路径。Vera BlueField-4 STX 存储处理器是 NVIDIA STX AI 原生数据平台基础的关键组件，把用于给 Rubin GPU 供数的同一套 Vera CPU 架构，用到 CPU 侧的存储处理上。基准测试显示，Vera 在加密与解密、恢复、完整性校验、压缩与解压以及多阶段存储流水线上都快于对比的 x86 CPU。

硬件层面，Vera 包含 88 个 NVIDIA 自研 Olympus 核心，完全兼容 Armv9.2 指令集，支持 176 个 NVIDIA Spatial Multithreading 线程。可扩展一致性互连（SCF）在核心、共享缓存、内存控制器与 I/O 之间提供一致的片上数据通路，双分带宽最高 3.4 TB/s，统一 L3 缓存 164 MB，让活跃核心在负载扩展时仍能高带宽、可预测地访问共享数据。SOCAMM2 LPDDR5X 内存子系统提供最高 1.2 TB/s 的聚合带宽，折合每核最高 14 GB/s，模块化、可现场更换的设计把 LPDDR5X 的能效与数据中心所需的可维护性、可靠性结合起来。

基准测试专门隔离这些基础操作，衡量处理器本身能提供多少吞吐与余量。每个测试在单进程内运行，数据已驻留内存，排除文件 I/O、磁盘性能、网络、命令启动与外部设备瓶颈；软件栈使用 OpenSSL、Zstandard、LZ4 等通用库，以及针对 Arm 与 x86 原生指令优化过的可比实现，并由一套专门搭建的测试框架统一控制缓冲区大小、线程数、CPU 绑定、计时、正确性校验与结果收集，两种处理器使用完全相同的工作负载定义与参数。结果上，Vera 的 AES-128 加密吞吐最高为对比 x86 的 1.43 倍，解密 1.29 倍；Reed-Solomon 恢复负载下最高 3.26 倍；CRC32C 最高 3.67 倍；压缩最高 3.29 倍，并在所测线程数范围内保持优势；解压最高 1.72 倍，且并发越高优势越明显；压缩加加密的两阶段流水线最高 3.21 倍。

这些数字的意义在于生产路径通常会叠加多种操作，CPU 开销会累积。单点吞吐与多阶段流水线同时提升，意味着存储软件在同样的 CPU、功耗与散热预算下，能有更多余量跟上 SSD 与网络、支撑更多并发数据流，并启用必要的企业级数据服务。NVIDIA 也说明完整基准集并非现成的公开基准，但提供了源码、脚本、固定软件版本、配置与结果文件以便复现，且端到端存储系统或 GPU 性能仍需另行测试。放到更大图景里，在 NVIDIA Vera Rubin 中 Vera 作为 GPU 的主机 CPU 并支持智能体执行，单独使用时其智能体工具性能每核最高可提升 1.8 倍。