NVIDIA 把 ROS 2 消息搬上 GPU：rosidl::Buffer 零拷贝后端落地，Isaac ROS 5.0 全量切换 NEWS DETAIL

ROS 2 的节点间传输长期以 CPU 内存为边界：即使算法本身跑在 GPU 上，消息仍要序列化、经主机内存拷贝，GPU 加速的收益被边界上的搬运吃掉。ROS 2 Lyrical 引入的 rosidl::Buffer 抽象改变了这一点——变长原始数组字段（例如 uint8[]）在生成的 C++ 代码中由 rosidl::Buffer 表示，默认实现与 std::vector 的接口兼容，既有源码无需改动。

NVIDIA 为该抽象贡献了 CUDA buffer 后端，用 CUDA 虚拟内存管理（VMM）实现 rosidl::Buffer 的存储。当发布端与订阅端满足后端的运行时条件时，同机节点之间的负载可以不序列化、不经主机拷贝直接传递；条件不满足时自动回退到兼容任意节点的 CPU 路径。优化路径要求同一主机、同一 CUDA 设备、同一 Linux 用户，并使用受支持的 RMW 实现，例如 rmw_fastrtps_cpp 与 rmw_zenoh_cpp。

Isaac ROS 5.0 的全部节点已切换到该后端。对已有节点来说，改动量其实不大，难的是判断哪些边界该改：需要审计内存分配、序列化、流所有权与回退行为，才能在不改变接口的前提下把数据留在 GPU 上。

NVIDIA 为此发布了 migrate-node-to-rosidl-buffer 智能体技能，把审计变成可重复的流程：记录起始版本、目标 ROS 环境与本地改动，确认消息字段类型兼容并加入 cuda_buffer 依赖，逐字段追踪从接收到发布的路径，运行只读的拷贝边界审计，给出逐字段迁移计划，实施最小化且不改接口的补丁，最后独立验证语义、后端协商、跨进程传输与缓冲区生命周期。

官方示例是 Depth Anything 3 的 TensorRT ROS 2 节点。迁移后订阅选项声明 acceptable_buffer_backends 为 cuda，TensorRT 推理结果直接写入输出消息的 CUDA 缓冲区，点云构建与调试可视化等可选 CPU 工作仍保留为显式边界。ROS 传输层改动只有一处订阅选项、一次 CUDA 分配、两次流感知句柄提取和一次发布，不需要自定义消息，也不需要 CPU 与 CUDA 两套发布分支。

验证给出了明确判据：用 NVIDIA Nsight Systems 确认 ROS 边界上不再出现负载大小的主机与设备间传输，并在订阅端检查 msg->data.get_backend_type() 返回 cuda，即可确认 CUDA 传输路径真正生效。迁移后的工作负载可部署到 Jetson AGX Thor。